电源完整性设计详解

雷柏

转一篇关于电源完整性的文章，大家共同学习交流。
1 为什么要重视电源噪声问题？
    芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。

2 电源系统噪声余量分析
3 电源噪声是如何产生的？
4 电容退耦的两种解释
4.1 从储能的角度来说明电容退耦原理。
4.2 从阻抗的角度来理解退耦原理。
5 实际电容的特性
6 电容的安装谐振频率
7 局部去耦设计方法
8 电源系统的角度进行去耦设计
8.1 著名的 Target Impedance（目标阻抗）
8.2 需要多大的电容量
8.3 相同容值电容的并联
8.4 不同容值电容的并联与反谐振（Anti-Resonance）
8.5 ESR 对反谐振（Anti-Resonance）的影响
8.6 怎样合理选择电容组合
8.7 电容的去耦半径
8.8 电容的安装方法
9 结束语
    电源系统去耦设计要把引脚去耦和电源平面去耦结合使用已达到最优设计。时钟、PLL、DLL 等去耦设计要使用引脚去耦，必要时还要加滤波网络，模拟电源部分还要使用磁珠等进行滤波。针对具体应用选择退耦电容的方法也很流行，如在电路板上发现某个频率的干扰较大，就要专门针对这一频率选择合适的电容，改进系统设计。总之，电源系统的设计和具体应用密切相关，不存在放之四海皆准的具体方案。关键是掌握基本的设计方法，具体情况具体分析，才能很好的解决电源去耦问题。

aosini

谢谢分享

4心默唐

谢谢楼主